Fタームリスト

H10B61/00

AA00
目的

AA01

AA02

AA03

AA05

AA06

AA07

AA08

AA09

AA10

・低消費電力

・漏れ電流防止

・書込電流の低減

・高速化

・高信頼性

・誤書込防止

・ばらつき防止

・反転磁界（アステロイド曲線）の調整

・漏れ磁界の低減

AA11

AA13

AA15

AA17

AA19

AA20

・高集積化，微細化

・クロストーク防止

・高ＳＮ比

・動作マージンの拡大

・製造方法の改善

・その他の目的

BB00
記憶素子の種類

BB01

BB03

BB05

BB07

・ＴＭＲ素子

・ＧＭＲ素子

・ＣＭＲ素子

・ホール素子

BB11

BB12

BB13

BB14

BB15

BB20

・トランジスタ型（三端子素子）

・・ＦＥＴ型

・・・スピンＦＥＴ

・・・スピン依存単電子トランジスタ

・・バイポーラ型

・その他の記憶素子

CC00
磁化制御技術

CC01

CC02

CC03

CC04

CC05

CC06

CC07

CC08

CC09

CC10

・磁界による磁化制御

・・磁界発生電流線による磁化制御

・・・回路，タイミングによるもの

・・・・セル構造とタイミングの組合せ（トグル）

・スピン注入磁化反転方式

・熱による磁化制御（熱アシスト法）

・光（電磁波）による磁化制御

・応力による磁化制御

・電界による磁化制御

・その他の磁化制御技術

DD00
セル構成

DD01

DD02

DD03

DD04

DD05

DD06

DD07

DD08

DD09

DD10

・記憶素子に特徴

・・記憶素子の層構造，接合に特徴

・・・バリア層の構造に特徴

・・・・狭窄電流パス（絶縁層ナノホール）

・・・自由層の構造に特徴

・・・固定層の構造に特徴

・・・バッファ層又はシード層に特徴

・・・キャップ層又は保護層に特徴

・・・ＳｙＡＦ，積層フェリ磁性

・・・２重トンネル接合

DD13

DD15

DD17

・・・接合面が基板面と平行でないもの

・・・界面構造制御（ラフネス制御）

・・・垂直磁化膜を用いたもの

DD22

DD23

DD24

DD25

DD26

DD27

・・記憶素子の平面形状に特徴

・・・十字型

・・・円型

・・・楕円型，長円形

・・・長方形

・・・平行四辺形，ひし形

DD31

DD32

DD33

DD34

DD35

DD36

DD37

DD39

・選択素子

・・ＦＥＴ

・・・ＭＩＳＦＥＴ

・・・・チャネルが基板水平方向以外のもの

・・・・ＴＦＴ，ＳＯＩ上のＦＥＴ

・・バイポーラＴｒ

・・ダイオード，サイリスタ，整流素子

・付加的なＬ，Ｃ，Ｒ素子

DD41

DD42

DD43

DD44

DD45

DD46

DD47

DD48

DD49

DD50

・アーキテクチャ

・・クロスポイント方式

・・・１セルに複数の記憶素子を含むもの

・・Ｔｒ＋記憶素子方式

・・・１Ｔｒ＋１記憶素子でセル，ユニット

・・・１Ｔｒ＋複数記憶素子でセル，ユニット

・・・複数Ｔｒ＋１記憶素子でセル，ユニット

・・・複数Ｔｒ＋複数記憶素子でセル，ユニット

・・・・２Ｔｒ－２記憶素子，ツインセル

・・・・ＮＡＮＤ型

DD51

DD52

DD54

DD55

DD60

・記憶素子間の位置関係に特徴

・・複数の記憶素子を垂直方向に積層するもの

・選択素子と記憶素子の位置関係に特徴

・・ＦＥＴのＳＤの直上に記憶素子

・その他のセル構成に関する技術

EE00
配線構成

EE01

EE02

EE03

EE04

EE05

EE06

EE07

EE08

EE09

EE10

・書込配線に特徴

・・書込配線の位置に特徴

・・・書込専用配線が記憶素子の下にあるもの

・・・書込専用配線が記憶素子の上にあるもの

・・・書込専用配線が記憶素子の横にあるもの

・・・磁化容易軸と配線が斜めにずれるもの

・・・配線が記憶素子を貫通するもの

・・書込配線の形状に特徴

・・・蛇行するもの

・・・巻回状のもの

EE11

EE12

EE13

EE14

EE15

EE16

EE17

EE18

EE19

EE20

・ヨーク（クラッド）構造

・・配線の２面にヨーク形成

・・配線の３面にヨーク形成

・・配線の４面にヨーク形成

・・完全閉磁気回路を形成

・・突起又は引っ込み形状有

・・ヨーク膜の分割

・・積層ヨーク膜

・・ヨークの膜厚調整

・・補助ヨーク有

EE21

EE22

EE23

EE24

EE25

EE26

EE27

EE28

EE29

EE30

・ビット線（ＢＬ）

・・ＢＬが１セル，ユニットに１本だけ有

・・ＢＬが１セル，ユニットに複数本有

・・・書込ＢＬと読出ＢＬを別に持つもの

・・・ＢＬの分岐（バイパス線，裏打線）

・ワード線（ＷＬ）

・・ＷＬが１セル，ユニットに１本だけ有

・・ＷＬが１セル，ユニットに複数本有

・・・書込ＷＬと読出ＷＬを別に持つもの

・・・ＷＬの分岐（バイパス線，裏打ち線）

EE31

EE33

EE35

EE40

・電源線（Ｖｃｃ）

・接地線（ＧＮＤ）

・配線の共用化に特徴

・その他の配線に関する技術

FF00
コンタクト

FF01

FF02

FF03

FF04

FF05

FF06

FF07

・コンタクトの形状又は作成方法に特徴

・・セルフアラインコンタクト

・・・側壁形状を利用

・・コンタクト下地層，バリア層を有するもの

・・プラグを有するもの

・・中継パッドを有するもの

・・配線層を貫通するコンタクト配線

FF12

FF13

FF14

FF15

FF16

FF17

FF18

FF19

・コンタクトの場所に特徴

・・記憶素子と上部配線間

・・記憶素子と下部配線間

・・下部配線と選択素子間

・・記憶素子と選択素子間（下部配線無）

・・選択素子と配線間

・・配線と周辺回路間

・・複数の配線間

GG00
レイアウト

GG01

GG02

GG03

GG05

GG07

GG08

GG10

・メモリセル（ユニット）間レイアウト

・メモリセルアレイレイアウト

・メモリブロック，チップレベルレイアウト

・周辺回路レイアウト

・配線レイアウト

・コンタクトレイアウト

・その他構成のレイアウト

HH00
回路技術

HH01

HH02

HH04

HH05

HH07

HH09

・書込回路

・・ドライバ

・読出回路

・・センスアンプ

・アドレス選択回路

・差分コンパレータ

HH11

HH13

HH15

HH17

HH19

HH20

・電源回路

・参照回路

・温度補償回路

・ブロックダイアグラム

・保護回路

・その他の回路技術

JJ00
製造方法

JJ01

JJ02

JJ03

JJ04

JJ05

JJ07

JJ09

JJ10

・成膜に特徴

・・酸化法に特徴

・・スパッタ法に特徴

・・ＣＶＤ法に特徴

・・イオンビーム堆積法に特徴

・評価又は試験技術

・熱処理に特徴

・貼り合わせ（要図面）

JJ11

JJ12

JJ13

JJ14

JJ15

JJ16

JJ17

JJ18

JJ20

・加工方法に特徴

・・ドライエッチングに特徴

・・スパッタエッチング，イオンミリングに特徴

・・ウエットエッチングに特徴

・・ＣＭＰ，平坦化技術（要図面）

・・・ダマシン技術（要図面）

・・リフトオフを用いた加工（要図面）

・・側壁形状マスクを用いた加工（要図面）

・その他の製造方法

KK00
集積又は混載技術

KK01

KK02

KK03

KK04

KK05

KK06

KK07

KK09

KK10

・半導体素子との混載技術

・・メモリセル部と周辺回路部との関係

・・・メモリセル部及び周辺回路部の同時形成

・・混載メモリ，システムＬＳＩ

・・ロジック素子にスピン素子を適用

・・既存の半導体メモリとスピン素子の融合

・・ＳＯＩ基板

・層間膜に特徴

・シミュレーションに特徴

KK11

KK12

KK14

KK15

KK16

KK17

KK18

KK20

・冗長化又は不良救済

・ダミーセル，ダミー配線

・マルチビット

・・マルチレベル

・実装技術

・・パッド電極，ボンディング電極

・磁気遮蔽

・その他の集積又は混載技術

4M119	ＭＲＡＭ・スピンメモリ技術	電子デバイス
	H10B61/00