Fタームリスト

G06F13/20-13/378

AA00
バスの名称

AA01

AA02

AA03

AA04

・ＭｕｌｔｉｂｕｓＩＥＥＥ７９６（マルチバス）

・ＶＭＥｂｕｓ

・ＧＰ‐ＩＢＩＥＥＥ４８８

・ＳＣＳＩ

G06F13/362-13/378

BA00
調停の対象

BA01

BA02

BA03

・バス使用権

・割り込み

・ＤＭＡ

BB00
調停のための制御方式（アービトレーション）

BB01

BB02

BB03

BB04

BB05

BB06

BB07

BB08

BB09

・集中型調停

・・調停制御装置の回路構成

・・・許可信号保持回路を有するもの

・・・調停制御機能を切換えられるもの

・・・優先順位決定回路をバイパスあるいは無効化する手段を有するもの

・・・要求保持回路を有するもの

・・・要求マスク機構を有するもの

・・・受付け順序の管理

・・・先着優先回路

BB12

BB13

BB14

BB15

BB16

BB17

・・バス占有の継続

・・バス占有の中断，再開

・・相手装置の状況によりバスを一時開放

・・特定の装置にバス使用権を与えておくもの

・・優先レベル指定手段を有するもの

・・集中型走査カウンタ方式

BB21

BB22

BB23

BB24

BB25

BB26

BB27

BB28

BB29

・分散型調停

・・デイジーチェーン方式

・・・アービタを有するデイジーチェーン

・・・アービタを持たないデイジーチェーン

・・・複数のチェーン

・・・バイパスを行うもの

・・・グループ化をしたもの

・・・ループ型デイジーチェーン

・・ルックアヘッド方式

BB32

BB33

BB34

BB35

BB36

BB37

BB38

・・自己優先コード送出方式

・・要求送出タイミングを異ならせるもの

・・・優先度の順番で要求を送出するもの

・・・要求送出帰還の後に優先順位決定期間

・・トークンパッシング

・・時分割多重接続（タイムスロットによる分割）

・・・タイムリザーブド（スロット予約）

BB41

BB42

BB43

・ＣＰＵによりポーリングを行うもの

・クロック信号の間引き、引き延ばし

・調停回路間の調停（多重システム）

BC00
優先順位

BC01

BC02

BC03

BC04

BC05

BC06

BC07

BC08

BC09

BC10

・固定型

・可変型

・・ラウンドロビン

・・アクセス要求の不受理回数によるもの

・・バッファ内のデータ量によるもの

・・待ち時間によるもの

・・相手装置の状況によるもの

・・緊急処理要求によるもの

・・ＲＡＭ，ＲＯＭによるもの

・・プライオリティレジスタによるもの

G06F13/24

CC00
入出力割込み

CC01

CC02

CC03

CC04

CC05

CC06

CC07

CC08

CC09

CC10

・ベクタ割込み

・・割込みベクタ発生回路

・・・割込みベクタ発生回路を直列接続

・・割込みアクノレッジ信号送出回路

・ノンベクタ割込み

・割込みレベルを有するもの

・・割込みレベル比較回路

・・割込みレベルを変更するもの

・割込み受付け回路

・・割込みマスクレジスタ

CC11

・割込み要因保持回路

G06F13/28

DD00
ＤＭＡ転送

DD01

DD02

DD03

DD04

DD05

DD06

DD07

DD08

DD09

・転送アドレスの制御

・・アドレス拡張レジスタ

・・バンク切替え

・・可変長語，部分アクセス

・単一ワード転送

・複数ワ－ド転送

・データチェーン（不連続領域にまたがる連続転送）

・・転送情報格納用テーブルを用いるもの

・バッファを有するもの（ＦＩＦＯを含む）

DD11

DD12

DD13

DD14

DD15

DD16

DD17

DD18

DD19

DD20

・Ｉ／Ｏとメモリ間

・メモリとメモリ間

・Ｉ／ＯとＩ／Ｏ間

・ＣＰＵのＨＡＬＴ機能を用いるもの

・ＣＰＵのＴＳＣ機能を用いるもの

・ＣＰＵがポートの内容を読みにくいもの

・ＤＭＡ終了制御

・ＤＭＡの中断，再開

・・ＤＭＡ転送の途中でＢＣＲの値を０にして中断

・・転送要求信号をマスクすることにより中断

DD21

DD22

・検索演算を行うもの

・メモリイニシャライズ

G06F13/36

FF00
バスアダプタ（バス結合装置）

FF01

FF02

FF03

FF04

FF05

FF06

FF07

・バス間接続用バスアダプタの作用効果

・・バス幅変換のため

・・・ＤＭＡコントローラのバス幅変換のため

・・異種バス間プロトコル変換のため

・・アドレス変換のため

・・転送速度調整のため

・・バス拡張のため

FF11

FF12

FF13

・バス分割用トライステートバッファの作用効果

・・バスの長さを短くすることによる浮遊容量ノイズ低減

・・２つ以上のバスアクセス装置が分割されたバスを独立に使用

FF21

FF22

FF23

FF24

FF25

FF26

・トライステートバッファ回路の制御方法

・・アービトレーションを行うことにより制御するもの

・・双方向トライステートバッファ回路の方向制御

・・アドレスをデコードすることにより制御するもの

・・バス上の電圧を検出することにより制御するもの

・・切換え時にハイインピーダンス期間を設けるもの

G06F13/20-13/378

GG00
システム構成

GG01

GG02

GG03

GG04

GG05

GG06

GG07

・データバスを複数個有するもの

・・階層バス

・・・レジデントバスを有するもの

・・・・ローカルメモリを外部からアクセスするもの

・・高速（ＤＭＡ）バスと低速（プロセッサ）バス

・・メモリバスとＩ／Ｏバスに分離したもの

・・送信用アドレスバスと受信用アドレスバス

GG11

GG12

GG13

GG14

GG15

GG16

・マルチプロセッサシステム

・・密結合

・・・システムバスの共有

・・・多ポートメモリ

・・・ローカルバスの共有

・・疎結合

PP00
高速化のための制御

PP01

PP02

PP03

PP04

PP05

PP06

・先行制御

・・バス使用権の先行開放

・・仮のバス使用権要求を行うもの（予約）

・・カウンタによる先行走査

・並行動作を行うもの

・バスをプリチャージするもの（高速充電）

QQ00
エラー対策

QQ01

QQ02

QQ03

QQ04

QQ05

QQ06

・誤動作防止

・・衝突防止

・障害検出

・・タイムアウト，時間監視

・・試験，診断

・障害回復

RR00
クレームおよび図面に特徴のあるもの

RR01

RR02

RR03

RR04

RR05

RR06

RR07

・図面

・・回路図

・・タイミングチャート

・クレームの記載

・・カウンタ

・・タイマ

・・ポート

SS00
その他

SS01

SS02

SS03

SS04

・信号本数削減に関するもの

・バス使用率による転送レートの調整

・低電力消費のためのもの（スタンバイモード）

・多重化されたデータバスを状況により選択

5B061	バス制御	情報処理
	G06F13/20 -13/378