FI(一覧表示)

G11C7/00	デジタル記憶装置に情報を書き込みまたはデジタル記憶装置から情報を読み出す機構（Ｇ１１Ｃ５／００が優先；半導体装置を用いた記憶のための周辺記憶回路Ｇ１１Ｃ１１／４０６３，Ｇ１１Ｃ１１／４１３，Ｇ１１Ｃ１１／４１９３）［２，５］	HB	CC	5B094

G11C7/02	・寄生信号を回避する手段をもつもの	HB	CC	5B094

G11C7/04	・温度の影響に基づく障害を除去する手段をもつもの	HB	CC	5B094

G11C7/06	・センス増幅器；関連回路［２００６．０１］	HB	CC	5B094

G11C7/06,110	・・非保持式差動増幅器，例．コンパレータ，ロングテール対	HB	CC	5B094

G11C7/06,120	・・保持式差動増幅器	HB	CC	5B094

G11C7/06,130	・・シングルエンド増幅器	HB	CC	5B094

G11C7/08	・・その制御［７］	HB	CC	5B094

G11C7/10	・入力／出力（Ｉ／Ｏ）データ・インターフェイス装置，例．Ｉ／Ｏデータ制御回路，Ｉ／Ｏデータバッファ［２００６．０１］	HB	CC	5B094

G11C7/10,100	・・デイジーチェーンまたはリングバスメモリ機構のためのインターフェイス回路	HB	CC	5B094

G11C7/10,150	・・データ管理，例．書込みまたは読出し前のデータを操作するもの；データバススイッチまたはそのための制御回路	HB	CC	5B094

G11C7/10,152	・・・入出力時のデータマスキング	HB	CC	5B094

G11C7/10,154	・・・入出力時のデータの並び換え，例．クロスバー，マルチプレクサの縦続接続，シフトまたはローテーション	HB	CC	5B094

G11C7/10,200	・・単一ポートメモリ向け読取り－書込みモード，すなわち，ランダムポートまたはシリアルポートのいずれかを有するもの	HB	CC	5B094

G11C7/10,210	・・・シリアルビット線アクセスモード，例．ビット線アドレスシフトレジスタ，ビット線アドレスカウンタ，ビット線バーストカウンタを使用するもの	HB	CC	5B094

G11C7/10,212	・・・・ページシリアルビット線アクセスモード，すなわち，関連ワード線アドレスを伴う使用可能ロウアドレスストロークパルス，およびそれぞれが関連ビット線アドレスを伴う使用可能カラムアドレスストロークパルス系列を使用するもの	HB	CC	5B094

G11C7/10,214	・・・・延長データ出力（ＥＤＯ）モード，すなわち，長期間にわたり出力バッファを使用可能状態に維持するもの	HB	CC	5B094

G11C7/10,216	・・・・静的カラムデコードシリアルビット線アクセスモード，すなわち，関連ワード線アドレスを伴う使用可能ロウアドレスストロークパルスおよび使用可能ビット線アドレス系列を使用するもの	HB	CC	5B094

G11C7/10,220	・・・直列にアドレス指定された読取り－書込みデータレジスタを使用するもの（Ｇ１１Ｃ７／１０，２３０が優先）	HB	CC	5B094

G11C7/10,226	・・・・所定数の段階から連続的にデータを出力するために１つの段階のみをアドレス指定するデータレジスタを使用するもの，例．ニブル読取り－書込みモード	HB	CC	5B094

G11C7/10,230	・・・データシフトレジスタを使用するもの	HB	CC	5B094

G11C7/10,240	・・・パイプライン技術を使用するもの，すなわち，機能部間のラッチを使用するもの，例．ロウ／カラムデコーダ，Ｉ／Ｏバッファ，センス増幅器	HB	CC	5B094

G11C7/10,250	・・・インタリーブ技術を使用するもの，すなわち，メモリの１つの部分を準備する間に実施する別の部分の読取り－書込み	HB	CC	5B094

G11C7/10,260	・・・読取り－書込みモード選択回路	HB	CC	5B094

G11C7/10,300	・・データバス制御回路，例．プリチャージ，プリセット，等化	HB	CC	5B094

G11C7/10,400	・・データ出力回路，例．読出し増幅器，データ出力バッファ，データ出力レジスタ，データ出力レベル変換回路	HB	CC	5B094

G11C7/10,405	・・・データ出力バッファ，例．レベル変換回路，適応的ロード回路を含むもの	HB	CC	5B094

G11C7/10,415	・・・データ出力ラッチ	HB	CC	5B094

G11C7/10,420	・・・制御信号の出力回路，例．ステータスまたはビジーフラグ，コマンド信号のフィードバック	HB	CC	5B094

G11C7/10,425	・・・出力の同期化	HB	CC	5B094

G11C7/10,450	・・・ＩＯ線の読み出し機構	HB	CC	5B094

G11C7/10,455	・・クロック信号パルス列に同期させたランダムアクセスポートを有するメモリ用のもの，例．同期メモリ，自己タイミング合わせメモリ	HB	CC	5B094

G11C7/10,460	・・・ＤＤＲ	HB	CC	5B094

G11C7/10,480	・・それぞれがランダムアクセスポートとシリアルポートとを有する多ポートメモリ用のもの，例．ビデオＲＡＭ	HB	CC	5B094

G11C7/10,500	・・データ入力回路，例．書込み増幅器，データ入力バッファ，データ入力レジスタ，データ入力レベル変換回路	HB	CC	5B094

G11C7/10,505	・・・データ入力バッファ，例．レベル変換回路，適応的ロード回路を含むもの	HB	CC	5B094

G11C7/10,510	・・・データ入力ラッチ	HB	CC	5B094

G11C7/10,515	・・・制御信号の入力回路	HB	CC	5B094

G11C7/10,520	・・・入力の同期化	HB	CC	5B094

G11C7/10,525	・・・書き込み回路，例．ＩＯ線のライトドライバ	HB	CC	5B094

G11C7/12	・ビット線制御回路，例．ビット線用の，ドライバ，ブースター，プルアップ回路，プルダウン回路，プリチャージング回路，等化回路［７］	HB	CC	5B094

G11C7/14	・ダミーセル管理；センス用リファレンス電圧発生回路［７］	HB	CC	5B094

G11C7/16	・アナログ／デジタル（Ａ／Ｄ）変換器，デジタルメモリ，およびデジタル／アナログ（Ｄ／Ａ）変換器から成る装置を使った，デジタル記憶装置へのアナログ信号の記憶［７］	HB	CC	5B094

G11C7/18	・ビット線構成；ビット線配置［７］	HB	CC	5B094

G11C7/20	・メモリセル初期化回路，例．パワーアップしたとき，またはパワーダウンしたときの，メモリ・クリア，潜在イメージ・メモリ［７］	HB	CC	5B094

G11C7/22	・読出し－書込み［Ｒ－Ｗ］のタイミング，またはクロック回路；読出し－書込み［Ｒ－Ｗ］制御信号発生器または管理［７］	HB	CC	5B094

G11C7/22,100	・・メモリ装置内のクロック生成回路，クロック同期回路，クロック分配回路	HB	CC	5B094

G11C7/22,200	・・クロック入力バッファ	HB	CC	5B094

G11C7/22,300	・・ダミーメモリ素子またはレプリカ回路に基づくメモリ操作のタイミング	HB	CC	5B094

G11C7/24	・メモリ・セルの安全回路または保護回路，例．不注意な読出しまたは書込みを防ぐ装置，ステータス・セル；テスト・セル［７］	HB	CC	5B094

このページは、メイングループG11C7/00内の「FI」を全て表示しています。	HB:ハンドブック
	CC:コンコーダンス